EP1C6Q240C8N IC FPGA 185 I/O 240QFP

Popis

Zařízení Cyclone® obsahují dvourozměrnou architekturu založenou na řádcích a sloupcích pro implementaci vlastní logiky.Sloupcová a řádková propojení různých rychlostí zajišťují propojení signálů mezi LAB a vestavěnými paměťovými bloky.Logické pole se skládá z LAB, s 10 LE v každém LAB.LE je malá jednotka logiky poskytující efektivní implementaci funkcí uživatelské logiky.Laboratoře jsou v zařízení seskupeny do řádků a sloupců.Cyklonová zařízení se pohybují mezi 2 910 až 20 060 LE.Bloky M4K RAM jsou skutečné dvouportové paměťové bloky se 4K bity paměti plus paritou (4 608 bitů).Tyto bloky poskytují vyhrazenou skutečnou dvouportovou, jednoduchou dvouportovou nebo jednoportovou paměť o šířce až 36 bitů při frekvenci až 250 MHz.Tyto bloky jsou seskupeny do sloupců napříč zařízením mezi určitými LAB.Zařízení Cyclone nabízejí 60 až 288 kbitů vestavěné paměti RAM.Každý I/O pin zařízení Cyclone je napájen I/O prvkem (IOE) umístěným na koncích řad a sloupců LAB po obvodu zařízení.I/O piny podporují různé single-end a diferenciální I/O standardy, jako je 66- a 33-MHz, 64- a 32-bitový PCI standard a LVDS I/O standard s rychlostí až 640 Mb/s.Každý IOE obsahuje obousměrnou I/O vyrovnávací paměť a tři registry pro registraci vstupních, výstupních a výstupních signálů.Dvouúčelové piny DQS, DQ a DM spolu se zpožďovacími řetězci (používanými k fázovému vyrovnání signálů DDR) poskytují podporu rozhraní s externími paměťovými zařízeními, jako jsou zařízení DDR SDRAM a FCRAM s frekvencí až 133 MHz (266 Mbps).Zařízení Cyclone poskytují globální síť hodin a až dvě PLL.Globální hodinová síť se skládá z osmi globálních hodinových linií, které se pohybují po celém zařízení.Globální síť hodin může poskytovat hodiny pro všechny zdroje v zařízení, jako jsou IOE, LE a paměťové bloky.Globální hodinové čáry lze také použít pro řídicí signály.Cyclone PLL poskytují univerzální taktování s násobením hodin a fázovým posunem, stejně jako externí výstupy pro podporu vysokorychlostních diferenciálních I/O.